회사/산업 · 삼성전자 / 공정설계
기사에 따라 60%, 70% 다 말이 다른 것 같습니다. 1c d램의 경우 아직 최대한으로 수율을 높이지 못한 것이 맞는지 궁금합니다.
2026.03.03
궁금증이 남았나요?
빠르게 질문하세요.
안녕하세요 올해 삼성전자 ds 대학생 인턴 준비하는 전자공학과 4학년입니다. 메모리 공정설계 지원하려 합니다. 스펙은 다음과 같습니다. 어학 : 토스 170(AL) 학점: 인서울높 전전 4.26/4.5(전공은 4.31) 스펙 : 학과 회장, 동아리 회장(직무 무관), 전기기사 자격증 대내외활동: 삼성전자 장현실 3개월(파운드리 공정설계)/ 신뢰성 평가 업무 렛유인에서 Spotfire 온라인 교육 8대공정 온라인 강좌 수강중(ncs 수료증 발급) KSA 주관 교육(신뢰성 분석/거창한건 아니고 Minitab 활용했습니다) SPTA 주관 공정 실습 1회 1. 장현실은 파운드리였는데 메모리로 바꿔도 큰 문제가 될지 궁금합니다. 자소서엔 메모리 지원한 이유를 명확히 적긴 할 겁니다. / 멘토님들은 파운드리, 메모리 중에서 어딜 추천하시나요? 2. 공정설계가 티오가 많이 없나요? 공기가 티오가 많다하는데 장현실 직무도 공설이였고 마음이 가는건 공설이여서 고민입니다.
안녕하십니까 선배님들 저는 공정설계 직무를 희망하는 취준 4학년 학생입니다. 직무 선택에 고민을 하던 중 직무의 미래성에 대한 생각을 안해볼 수거 없었습니다. 그런점에서 공정설계가 직무 자체의 매력도 너무 좋지만 만약 안맞을 시 높은 유관부서와의 협력성으로 인해(?) 직무 변경(공설->회설or공기)이 용이하다는 이야기를 들었습니다. 이것이 맞는지 궁금합니다. 만약 아니라면 용이한 직무나 앞으로 미래가 밝은 직무가 궁금합니다. 감사합니다
안녕하세요. 전자전기공학부 4학년 학생입니다. 현재 진로관련 고민이 있어 의견을 여쭙고자 합니다. 저는 디지털회로설계와 공정설계 두개의 직무를 연결하여 최종적으로 공정설계 직무에 지원하고자 합니다. 제 개인적인 관심도는 디지털회로설계 분야에 있어서 집적회로설계 등의 과목을 수강하며 virtouso로 full adder를 설계 및 분석하였습니다. 또한 개인적인 프로젝트로 Vivado verilog를 사용하여 dram interface와 controller를 설계 중입니다. 학부연구생으로는 plasma actuator 소자를 연구하며 ritho/etch/metal deposition 공정을 경험하였고, 소자 mask design 또한 담당하였습니다. breakdown이 일어나는 조건을 파악하여 mask를 수정하고 소자 특성을 재측정하는 경험을 했습니다. 공정설계 직무로 지원하기에 지금의 경험을 어떻게 어필할지, 회로설계 경험을 녹여내는 방향에 대해 여쭙고 싶습니다.
안녕하세요 올해 삼성전자 ds 대학생 인턴 준비하는 전자공학과 4학년입니다. 메모리 공정설계 지원하려 합니다. 스펙은 다음과 같습니다. 어학 : 토스 170(AL) 학점: 인서울높 전전 4.26/4.5(전공은 4.31) 스펙 : 학과 회장, 동아리 회장(직무 무관), 전기기사 자격증 대내외활동: 삼성전자 장현실 3개월(파운드리 공정설계)/ 신뢰성 평가 업무 렛유인에서 Spotfire 온라인 교육 8대공정 온라인 강좌 수강중(ncs 수료증 발급) KSA 주관 교육(신뢰성 분석/거창한건 아니고 Minitab 활용했습니다) SPTA 주관 공정 실습 1회 1. 장현실은 파운드리였는데 메모리로 바꿔도 큰 문제가 될지 궁금합니다. 자소서엔 메모리 지원한 이유를 명확히 적긴 할 겁니다. / 멘토님들은 파운드리, 메모리 중에서 어딜 추천하시나요? 2. 공정설계가 티오가 많이 없나요? 공기가 티오가 많다하는데 장현실 직무도 공설이였고 마음이 가는건 공설이여서 고민입니다.
안녕하십니까 선배님들 저는 공정설계 직무를 희망하는 취준 4학년 학생입니다. 직무 선택에 고민을 하던 중 직무의 미래성에 대한 생각을 안해볼 수거 없었습니다. 그런점에서 공정설계가 직무 자체의 매력도 너무 좋지만 만약 안맞을 시 높은 유관부서와의 협력성으로 인해(?) 직무 변경(공설->회설or공기)이 용이하다는 이야기를 들었습니다. 이것이 맞는지 궁금합니다. 만약 아니라면 용이한 직무나 앞으로 미래가 밝은 직무가 궁금합니다. 감사합니다
안녕하세요. 전자전기공학부 4학년 학생입니다. 현재 진로관련 고민이 있어 의견을 여쭙고자 합니다. 저는 디지털회로설계와 공정설계 두개의 직무를 연결하여 최종적으로 공정설계 직무에 지원하고자 합니다. 제 개인적인 관심도는 디지털회로설계 분야에 있어서 집적회로설계 등의 과목을 수강하며 virtouso로 full adder를 설계 및 분석하였습니다. 또한 개인적인 프로젝트로 Vivado verilog를 사용하여 dram interface와 controller를 설계 중입니다. 학부연구생으로는 plasma actuator 소자를 연구하며 ritho/etch/metal deposition 공정을 경험하였고, 소자 mask design 또한 담당하였습니다. breakdown이 일어나는 조건을 파악하여 mask를 수정하고 소자 특성을 재측정하는 경험을 했습니다. 공정설계 직무로 지원하기에 지금의 경험을 어떻게 어필할지, 회로설계 경험을 녹여내는 방향에 대해 여쭙고 싶습니다.
답변 6
먼저 채택한번 꼭 부탁드립니다!! 최근 보도와 업계 자료를 종합하면 **1c D램 수율(생산품 대비 양품 비율)**은 초기 개발 단계에서는 낮아서 양산 기준에 못 미쳤던 게 사실입니다. 2025년 초에는 설계 개선과 공정 최적화가 진행되는 과정에서 수율이 50~70% 수준으로 보고되었고, 이 정도도 양산 기준에 근접한 수준으로 평가되기도 했습니다. 그러나 2026년 2월 기준 최신 보고에 따르면 삼성전자는 내부적으로 1c D램 **핫 테스트 조건에서 약 80%**까지 수율을 확보했다고 알려졌습니다. 이는 통상 양산 안정 시점으로 보는 80~90% 구간에 들어섰다는 의미이며, 업계 관계자들은 다가오는 달에 90% 수준까지 오를 수 있다고 전망하기도 합니다. 따라서 “아직 최대한 수율을 못 높였다”는 해석은 과거 상황에서는 맞았지만, 현재는 수율이 많이 개선되어 양산 준비 수준에 가까워진 단계라고 보는 게 정확합니다. 수율 개선은 공정 안정화, 장비 변수 제어, 공정 변동성 완화 등이 복합적으로 진행되는 장기 과제이기 때문에, 보도마다 수치가 다르게 나타나는 이유입니다.
● 채택 부탁드립니다 ● 삼성전자 1c D램은 최신 세대 10나노급 공정을 적용한 차세대 D램입니다. 업계 보도에 따르면 최근 수율은 개선돼 약 60~70 퍼센트 범위로 파악되고 있습니다. 일부 기사에서는 내부적으로 80 퍼센트 이상 수준까지 올라갔다는 평가도 있지만 아직 완전히 안정적인 90 퍼센트대 수준에는 도달하지 않았다는 분석이 나옵니다.  즉 기사마다 차이가 있는 이유는 측정 시기와 조건이 다르기 때문입니다. 초기에는 50%대였으나 시간이 지남에 따라 수율이 점진적으로 개선되는 중이라는 점이 공통된 평가입니다. 
